WO 2005/043744 PCT/JP2003/013947

1

明細書

パルス変調回路

技術分野

この発明は、パルス信号の周波数を変調するパルス変調回路に関するものである。

背景技術

従来のパルス変調回路は、パルス印加端子からパルス信号を入力し、 局部発振波入力端子から局部発振信号LOを入力すると、内蔵している アンチパラレルダイオードペアがパルス信号と局部発振信号LOを混合 することにより、その局部発振信号LOの2倍の周波数を有するパルス 信号をRF端子に出力するようにしている(以下の特許文献1を参照)

[特許文献 1] 特開 2 0 0 0 - 3 3 8 2 3 3 号公報 (第 6 頁から第 7 頁、図 1)

従来のパルス変調回路は以上のように構成されているので、局部発振信号LOの2倍の周波数を有するパルス信号をRF端子に出力することができる。しかし、パルス印加端子に印加されるパルス信号の電圧が零ポルトに近い場合、数十ミリボルトの雑音が重畳されるため、その雑音の影響を回避するには、RF端子に出力するパルス信号のOFF時の出力電力を高めに設定する必要があり、RF端子に出力するパルス信号のON時の出力電力とOFF時の出力電力の比が小さくなってしまう課題があった。

この発明は上記のような課題を解決するためになされたもので、RF

端子に出力するパルス信号のON時の出力電力とOFF時の出力電力の 比を大きく取ることができるパルス変調回路を得ることを目的とする。

発明の開示

この発明に係るパルス変調回路は、分波手段により入力されたパルス 信号と局部発振信号を混合する混合手段に印加される電圧を分圧する分 圧手段を設けたものである。

このことによって、パルス出力端子に出力するパルス信号のON時の出力電力とOFF時の出力電力の比を大きく取ることができる効果がある。

図面の簡単な説明

第1図はこの発明の実施の形態1によるパルス変調回路を示す構成図である。

第2図はDCパルス信号の印加電圧とRFパルス信号の出力電力との 関係を示すグラフ図である。

第3図はアンチパラレルダイオードペアの等価回路である。

第4図は2倍の高調波の位相を示すグラフ図である。

第5図はこの発明の実施の形態2によるパルス変調回路を示す構成図である。

第6図はこの発明の実施の形態3によるパルス変調回路を示す構成図である。

第7図はこの発明の実施の形態4によるパルス変調回路を示す構成図である。

第8図はこの発明の実施の形態5によるパルス変調回路を示す構成図である。

第9図はダイオードが直列に接続されている場合の特性を示すグラフ 図である。

第10図はこの発明の実施の形態6によるパルス変調回路を示す構成 図である。

第11図はこの発明の実施の形態7によるパルス変調回路を示す構成 図である。

第12図はこの発明の実施の形態7によるパルス変調回路を示す構成 図である。

第13回はこの発明の実施の形態8によるパルス変調回路を示す構成 図である。

発明を実施するための最良の形態

以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。 実施の形態 1.

第1図はこの発明の実施の形態1によるパルス変調回路を示す構成図である。図において、ローパスフィルタ(以下、LPFという)2はDCパルス印加端子1に印加されたDCパルス信号(パルス信号)を入力し、そのDCパルス信号から不要波成分を除去してパルス成分をアンチパラレルダイオードペア5に出力する。バンドパスフィルタ(以下、BPFという)4は局部発振波入力端子3に印加された局部発振信号LOを入力し、その局部発振信号LOから不要波成分を除去してアンチパラレルダイオードペア5に出力する。

アンチパラレルダイオードペア5は2つのダイオード5a,5bが互いに逆向きに並列接続され、BPF4により不要波成分が除去された局部発振信号LOとLPF2により不要波成分が除去されたDCパルス信

号を混合して、その局部発振信号LOの2倍(偶数倍)の周波数を有するRFパルス信号(パルス信号)をBPF6に与える混合手段を構成している。

BPF6はアンチパラレルダイオードペア5から与えられたRFパルス信号のみを通過させてRFパルス出力端子7に出力する。なお、LPF2及びBPF4,6から分波手段が構成されている。

抵抗8はDCパルス印加端子1とLPF2の間に設置され、アンチパラレルダイオードペア5に印加される電圧を分圧する分圧手段を構成している。

次に動作について説明する。

まず、DCパルス印加端子1に印加されたDCパルス信号はLPF2に入力され、LPF2がDCパルス信号から不要波成分を除去してパルス成分をアンチパラレルダイオードペア5に出力する。

また、局部発振波入力端子3に印加された局部発振信号LOはBPF4に入力され、BPF4が局部発振信号LOから不要波成分を除去してアンチパラレルダイオードペア5に出力する。

アンチパラレルダイオードペア5は、BPF4から不要波成分が除去された局部発振信号LOを受け、LPF2から不要波成分が除去されたDCパルス信号を受けると、その局部発振信号LOとDCパルス信号を混合することにより、その局部発振信号LOの2倍の周波数を有するRFパルス信号をBPF6に与える。

BPF6は、アンチパラレルダイオードペア5からRFパルス信号が与えられると、そのRFパルス信号のみを通過させてRFパルス出力端子7に出力する。

以下、アンチパラレルダイオードペア5の作用を具体的に説明する。 ただし、第3図はアンチパラレルダイオードペア5の等価回路である。 例えば、周波数 ω 1の局部発振信号LOが局部発振波入力端子3に入力されると、周波数 ω 1の局部発振信号LOに対しては、第3図(a)に示すように、アンチパラレルダイオードペア5のグランド側が開放に見えて、アンチパラレルダイオードペア5のBPF4,6側が短絡に見える。

よって、ダイオードペア 5 a, 5 bが互いに逆向きに接続されていることに注意すれば、各ダイオード 5 a, 5 b から見れば、周波数 ω 1 の成分は互いに逆向きに印加されていることになり、偶数次の高調波成分である周波数 2 ω 1 の成分は同相であることになる。

第4図(a)はダイオード5aによって半波整流された信号の2倍の 高調波の位相を表しており、第4図(b)は逆向きのダイオード5bに よって半波整流された信号の2倍の高調波の位相を表している。

このことから、2倍の高調波の位相は互いに逆相になっていることがわかる。

一方、周波数 ω 1の約2倍に相当する周波数 ω rの局部発振信号LOに対しては、第3図(b)に示すように、アンチパラレルダイオードペア5のグランド側が短絡に見えて、アンチパラレルダイオードペア5のBPF4,6側が開放に見える。

なお、アンチパラレルダイオードペア 5 により発生された周波数 2 ω 1 の成分は、R F パルス出力端子 7 において互いに逆相であるから、R F パルス出力端子 7 には漏れない。

上記の説明より、奇数次の高調波である局部発振信号LOの2倍の周波数を有するRFパルス信号がRFパルス出力端子7から出力されるこ

とが理解されるが、DCパルス印加端子1とLPF2の間に抵抗8が設置されているので、抵抗8の抵抗値を適宜調整すれば、アンチパラレルダイオードペア5に印加される電圧を任意の電圧に設定することができる。

第2図の横軸はDCパルス信号の電圧(DCパルス印加端子1に印加される電圧)を示し、縦軸はRFパルス信号の出力電力を示しており、抵抗8の抵抗値を大きくする程、出力電力が最大となる印加電圧が大きくなる。

したがって、印加電圧が小さい部分に雑音が重畳されることを考慮して、抵抗8の抵抗値を大きく取れば、RFパルス信号がON時の出力電力と、OFF時の出力電力との比を大きく取ることができる。

なお、局部発振信号LOやRFパルス信号は抵抗8には寄与しないので、抵抗8が設置されることにより、RF的な特性に影響を与えることはない。

以上で明らかなように、この実施の形態1によれば、DCパルス信号と局部発振信号LOを混合するアンチパラレルダイオードペア5に印加される電圧を分圧する抵抗8を設置するように構成したので、RFパルス出力端子7に出力するRFパルス信号のON時の出力電力とOFF時の出力電力の比を大きく取ることができる効果を奏する。

また、抵抗8として、可変抵抗を用いれば、図示せぬドライバ回路がパルス変調回路のDCパルス印加端子1に印加するDCパルス信号の電圧を適宜変更する場合でも、そのDCパルス信号の電圧に応じて、アンチパラレルダイオードペア5に印加される電圧を適宜調整することができる効果を奏する。

実施の形態2.

第5図はこの発明の実施の形態2によるパルス変調回路を示す構成図であり、図において、第1図と同一符号は同一または相当部分を示すので説明を省略する。

抵抗10とキャパシタンス11の並列回路は分圧手段を構成し、アンチパラレルダイオードペア5とグランドの間に設置されている。

次に動作について説明する。

上記実施の形態1では、抵抗8がアンチパラレルダイオードペア5に 印加される電圧を分圧するものについて示したが、並列回路の抵抗10 がアンチパラレルダイオードペア5に印加される電圧を分圧するように してもよく、上記実施の形態1と同様の効果を奏することができる。

なお、局部発振信号LOやRFパルス信号はキャパシタンス11側を 通過し、抵抗10には寄与することがないので、抵抗10が設置される ことにより、RF的な特性に影響を与えることはない。

実施の形態3.

上記実施の形態2では、抵抗10とキャパシタンス11からなる並列 回路をアンチパラレルダイオードペア5とグランドの間に設置するもの について示したが、第6図に示すように、抵抗10とキャパシタンス1 1からなる並列回路をBPF4,6の接続部分とアンチパラレルダイオ ードペア5の間に設置するようにしてもよく、上記実施の形態2と同様 の効果を奏することができる。

実施の形態4.

第7図はこの発明の実施の形態4によるパルス変調回路を示す構成図であり、図において、第1図と同一符号は同一または相当部分を示すので説明を省略する。

抵抗12はDCパルス印加端子1とグランドの間に設置され、DCパルス信号に対する不整合を抑制する。

次に動作について説明する。

上記実施の形態1では、抵抗8がアンチパラレルダイオードペア5に 印加される電圧を分圧するものについて示したが、DCパルス信号のパルス幅が狭い場合、パルス波としては非常に高い周波数成分を持つこと になる。

しかし、抵抗8がアンチパラレルダイオードペア5に印加される電圧を分圧する方式では、DCパルス印加端子1からのインピーダンスが非常に大きくなり、不整合を生じることがある。

そこで、この実施の形態4では、DCパルス印加端子1とグランドの間に抵抗12を設置して、DCパルス信号に対する不整合を抑制するようにしている。

この実施の形態4によれば、上記実施の形態1と同様の効果に加え、 D C パルス信号に対する不整合を抑制することができる効果を奏する。

なお、この実施の形態4では、第1図のパルス変調回路に抵抗12を 追加するものについて示したが、第5図及び第6図のパルス変調回路に 抵抗12を追加するようにしてもよい。

実施の形態5.

上記実施の形態1では、抵抗8からなる分圧手段を搭載し、上記実施の形態2では、抵抗10とキャパシタンス11の並列回路からなる分圧手段を搭載するものについて示したが、第8図に示すように、抵抗8(または10)と直列にダイオード13を接続して分圧手段を構成するようにしてもよい。

上記実施の形態1等では、第2図に示すように、RFパルス信号のO

N時とOFF時の出力電力の比を高めようとする場合、OFF時の抵抗値を大きくして、ON時の抵抗値を所望の印加電圧で出力電力の最大値が得られるように設定することが望ましい。

そこで、この実施の形態5では、抵抗8 (または10)と直列にダイオード13を接続するようにしている。

第9図はダイオード13が直列に接続されている場合の特性を示しており、DCパルス印加端子1に電圧が印加されていない状態、即ち、OFF時の抵抗値は、"抵抗8(または10)の抵抗値"+"ダイオード13のOFF時の抵抗値"となり、非常に大きな値になる。

一方、DCパルス印加端子1に電圧が印加されている状態、即ち、ON時の抵抗値は、"抵抗8(または10)の抵抗値" + "ダイオード13のON時の抵抗値" となり、ダイオード13のON時の抵抗値は通常数オームであるため、抵抗8(または10)の抵抗値に近い値が得られることになる。

これにより、RFパルス信号のON時とOFF時の出力電力の比を更に高めることができる効果を奏する。

実施の形態 6.

WO 2005/043744

第10図はこの発明の実施の形態6によるパルス変調回路を示す構成 図であり、図において、第1図と同一符号は同一または相当部分を示す ので説明を省略する。

1/4波長先端開放スタブ21は電気長が局部発振信号LOの1/4 波長であって先端が開放されている。

1/4波長先端短絡スタブ22は電気長が局部発振信号LOの1/4 波長であって先端が短絡されている。

次に動作について説明する。

上記実施の形態1では、LPF2とBPF4,6から分波手段が構成されているものについて示したが、LPF2とBPF6から分波手段を構成し、1/4波長先端開放スタブ21と1/4波長先端短絡スタブ22を搭載して、アンチパラレルダイオードペア5と1/4波長先端短絡スタブ22を搭載して、アンチパラレルダイオードペア5と1/4波長先端短絡スタブ22の間から局部発振信号LOを入力するようにしてもよい。

この場合も、アンチパラレルダイオードペア5が上記実施の形態1と同様の原理で、局部発振信号LOとDCパルス信号を混合して、その局部発振信号LOの2倍の周波数を有するRFパルス信号をBPF6に与える。

また、D C パルス印加端子 1 と L P F 2 の間に抵抗 8 が設置されているので、上記実施の形態 1 と同様に、抵抗 8 の抵抗値を適宜調整すれば、アンチパラレルダイオードペア 5 に印加される電圧を任意の電圧に設定することができる。

したがって、上記実施の形態1と同様に、RFパルス出力端子7に出力するRFパルス信号のON時の出力電力とOFF時の出力電力の比を大きく取ることができる効果を奏する。

また、抵抗8として、可変抵抗を用いれば、図示せぬドライバ回路がパルス変調回路のDCパルス印加端子1に印加するDCパルス信号の電圧を適宜変更する場合でも、そのDCパルス信号の電圧に応じて、アンチパラレルダイオードペア5に印加される電圧を適宜調整することができる効果を奏する。

なお、この実施の形態6の場合も、局部発振信号LOやRFパルス信号が抵抗8には寄与しないので、抵抗8が設置されることにより、RF的な特性に影響を与えることはない。

実施の形態7.

上記実施の形態6では、抵抗8がアンチパラレルダイオードペア5に 印加される電圧を分圧するものについて示したが、第11図又は第12 図に示すように、並列回路の抵抗10がアンチパラレルダイオードペア 5に印加される電圧を分圧するようにしてもよく、上記実施の形態6と 同様の効果を奏することができる。

なお、局部発振信号LOやRFパルス信号はキャパシタンス11側を 通過し、抵抗10には寄与することがないので、抵抗10が設置される ことにより、RF的な特性に影響を与えることはない。

実施の形態8.

上記実施の形態6では、抵抗8がアンチパラレルダイオードペア5に 印加される電圧を分圧するものについて示したが、DCパルス信号のパルス幅が狭い場合、パルス波としては非常に高い周波数成分を持つこと になる。

しかし、抵抗8がアンチパラレルダイオードペア5に印加される電圧を分圧する方式では、DCパルス印加端子1からのインピーダンスが非常に大きくなり、不整合を生じることがある。

そこで、この実施の形態 8 では、第 1 3 図に示すように、 D C パルス 印加端子 1 とグランドの間に抵抗 1 2 を設置して、 D C パルス信号に対 する不整合を抑制するようにしている。

この実施の形態 8 によれば、上記実施の形態 6 と同様の効果に加え、 D C パルス信号に対する不整合を抑制することができる効果を奏する。

なお、この実施の形態6では、第10図のパルス変調回路に抵抗12 を追加するものについて示したが、第11図及び第12図のパルス変調 回路に抵抗12を追加するようにしてもよい。

実施の形態 9.

上記実施の形態6~8では、抵抗8(または10)にダイオード13が直列に接続されていないものについて示したが、上記実施の形態5と同様に、第10図~第12図のパルス変調回路の抵抗8(または10)にダイオード13を直列に接続するようにしてもよい。

これにより、上記実施の形態 5 と同様に、R F パルス信号のON時とOFF時の出力電力の比を更に高めることができる効果を奏する。

産業上の利用可能性

以上のように、この発明に係るパルス変調回路は、例えば、パルス信号を送受信するに際して、パルス信号の周波数を変調する必要がある通信装置やレーダに用いるのに適している。


請 求 の 範 囲

- 1.パルス印加端子からパルス信号を入力するとともに、局部発振波入力端子から局部発振信号を入力する一方、その局部発振信号の偶数倍の周波数を有するパルス信号をパルス出力端子に出力する分波手段と、上記分波手段により入力されたパルス信号と局部発振信号を混合して、その局部発振信号の偶数倍の周波数を有するパルス信号を上記分波手段に与える混合手段と、上記混合手段に印加される電圧を分圧する分圧手段とを備えたパルス変調回路。
- 2. 抵抗からなる分圧手段をパルス印加端子と分波手段の間に設置したことを特徴とする請求の範囲第1項記載のパルス変調回路。
- 3. 分圧手段を構成する抵抗が可変抵抗であることを特徴とする請求の 範囲第2項記載のパルス変調回路。
- 4.抵抗とキャパシタンスの並列回路からなる分圧手段を混合手段とグランドの間、または、分波手段と上記混合手段の間に設置したことを特徴とする請求の範囲第1項記載のパルス変調回路。
- 5. パルス印加端子とグランドの間に抵抗を設置したことを特徴とする請求の範囲第1項記載のパルス変調回路。
- 6.抵抗とダイオードの直列回路からなる分圧手段をパルス印加端子と 分波手段の間に設置したことを特徴とする請求の範囲第1項記載のパル ス変調回路。


WO 2005/043744

- 7. 抵抗及びダイオードの直列回路とキャパシタンスの並列回路からな る分圧手段を混合手段とグランドの間、または、分波手段と上記混合手 段の間に設置したことを特徴とする請求の範囲第1項記載のバルス変調 回路。
- 8. パルス印加端子からパルス信号を入力する一方、局部発振信号の偶 数倍の周波数を有するパルス信号をパルス出力端子に出力する分波手段 と、上記分波手段により入力されたパルス信号と局部発振波入力端子か ら入力された局部発振信号を混合して、その局部発振信号の偶数倍の周 波数を有するパルス信号を上記分波手段に与える混合手段と、上記混合 手段に印加される電圧を分圧する分圧手段とを備えたパルス変調回路。
- 9. 抵抗からなる分圧手段をパルス印加端子と分波手段の間に設置した ことを特徴とする請求の範囲第8項記載のパルス変調回路。
- 10.分圧手段を構成する抵抗が可変抵抗であることを特徴とする請求 の範囲第9項記載のパルス変調回路。
- 11.抵抗とキャパシタンスの並列回路からなる分圧手段を混合手段と 局部発振波入力端子の間、または、分波手段と上記混合手段の間に設置 したことを特徴とする請求の範囲第8項記載のパルス変調回路。
- 12.パルス印加端子とグランドの間に抵抗を設置したことを特徴とす る請求の範囲第8項記載のパルス変調回路。

- 13.抵抗とダイオードの直列回路からなる分圧手段をパルス印加端子と分波手段の間に設置したことを特徴とする請求の範囲第8項記載のパルス変調回路。
- 14.抵抗及びダイオードの直列回路とキャパシタンスの並列回路からなる分圧手段を混合手段と局部発振波入力端子の間、または、分波手段と上記混合手段の間に設置したことを特徴とする請求の範囲第8項記載のパルス変調回路。




第2図




第3図


(a) ω1に対する等価回路




(b)

ωrおよび2ω1に対する等価回路







第6図




第7図









第9図






第12図



第13図



INTERNATIONAL SEARCH REPORT

International application No. PCT/JP03/13947

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H03C3/00, H03D7/02					
According to	According to International Patent Classification (IPC) or to both national classification and IPC				
B. FIELDS SEARCHED					
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H03C3/00, H03D7/02					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2004 Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCUMENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.		
Y A	JP 11-27053 A (Sony Corp.), 29 January, 1999 (29.01.99), (Family: none)		1-3,8-10 4-7,11-14		
Y A	JP 11-313116 A (Mitsubishi E 09 November, 1999 (09.11.99), (Family: none)		1-3 4-7		
Y A	<pre>JP 2002-344246 A (Sharp Corp 29 November, 2002 (29.11.02), (Family: none)</pre>		8-10 11-14		
A	08 December, 2000 (08.12.00),	Electric Corp.),	1-14		
			·		
Further documents are listed in the continuation of Box C. See patent family annex.					
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 03 February, 2004 (03.02.04)		priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Facsimile No.		Telephone No.			

発明の属する分野の分類(国際特許分類(IPC)) Int. Cl' H03C3/00 H03D7/02 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl7 H03C3/00 H03D7/02 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年 日本国登録実用新案公報 1994-2004年 日本国実用新案登録公報 1996-2004年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 関連する 引用文献の 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 カテゴリー* 1-3, 8-10 Y JP 11-27053 A (ソニー株式会社) 4-7, 11-14 Α 1999. 01. 29 (ファミリーなし) JP 11-313116 A (三菱電機株式会社) 1 - 3Y 4-71999. 11. 09 Α (ファミリーなし) パテントファミリーに関する別紙を参照。 X C欄の続きにも文献が列挙されている。 * 引用文献のカテゴリー の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって 「A」特に関連のある文献ではなく、一般的技術水準を示す 出願と矛盾するものではなく、発明の原理又は理論 もの の理解のために引用するもの 「E」国際出願日前の出願または特許であるが、国際出願日 「X」特に関連のある文献であって、当該文献のみで発明 以後に公表されたもの の新規性又は進歩性がないと考えられるもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 「Y」特に関連のある文献であって、当該文献と他の1以 日若しくは他の特別な理由を確立するために引用する 上の文献との、当業者にとって自明である組合せに 文献(理由を付す) よって進歩性がないと考えられるもの 「O」口頭による開示、使用、展示等に言及する文献 「&」同一パテントファミリー文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 国際調査を完了した日 国際調査報告の発送日 17. 2. 2004 03.02.2004 5 W 9196 特許庁審査官(権限のある職員) 国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 佐藤 敬介 郵便番号100-8915 電話番号 03-3581-1101 内線 3574 東京都千代田区霞が関三丁目4番3号

C (続き). 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
Y A	JP 2002-344246 A (シャープ株式会社) 2002. 11. 29 (ファミリーなし)	8-10 11-14	
A	JP 2000-338233 A (三菱電機株式会社) 2000.12.08 & DE 10027064 A1 & US 6362777 A	1-14	
	,		
		·	
		·	